Алексей Борзенко,
доцент РГРТА,
Alex@csk.ryazan.ru

Некоторое время назад популярным способом увеличения полосы пропускания шины было расширение магистрали данных, однако, по-видимому, эта стратегия себя исчерпала: занимаемое место на соединительной плате, число контактов и потребляемая мощность выросли до уровня, при котором имеет смысл возвратиться от параллельной шины к последовательной, но более высокоскоростной.

По мнению экспертов, разработчики технологий RapidIO и HyperTransport с самого начала учитывали факт существования "конкурента". Правда, первоначальные дискуссии между разработчиками спецификаций не привели к слиянию стандартов, поскольку обе группы фокусировались на различных приложениях. Однако, как это бывает с большинством стандартов, чем более определенными становились спецификации, тем четче очерчивалась сфера их применения. Вопрос поиска области наиболее адекватного использования обеих технологий быстро отошел на второй план, поскольку на горизонте замаячили доходы от потенциальных вторичных рынков.

Вообще говоря, такое "вползание в рынок" только добавляет неразберихи в вопросах уместности того или иного интерфейса и их взаимной конкуренции. Оба типа межсоединений имеют большое число приверженцев и поддерживаются большинством крупных производителей. Так, AMD (http://www.amd.com) отстаивает HyperTransport и располагает поддержкой таких гигантов, как Broadcom (http://www.broadcom.com) и Dell (http://www.dell.com). Стандарт RapidIO продвигает Motorola (http://www.motorola.com), да и IBM (http://www.ibm.com) предлагает его поддержку. Кроме того, есть Intel (http://www.intel.com) и PCI-SIG с PCI Express. Никто не знает, сколь далеко эти производители зайдут в поддержке упомянутых стандартов, какое давление они смогут оказать на своих партнеров или сколько денег готовы затратить на победу в битве. Однако нетрудно предсказать, что каждый из данных стандартов будет хорошо работать на рынках, где эти компании представлены более широко.

HyperTransport подает себя как самое "реальное" межсоединение из трех: консорциум HyperTransport заявляет, что изготовители уже поставили клиентам несколько миллионов таких узлов. Сопоставьте теперь эту цифру с известной в отрасли информацией о том, что PCI Express не появится на рынке в ближайшее время.

Поддержка интерфейса с самых первых дней столь значима потому, что доступность совместимых устройств зависит от тенденций и специфики рынка. Например, сторонники HyperTransport утверждают, что рассчитывают на значительные доходы на рынке сетевой обработки, а приверженцы RapidIO заявляют о перспективах в сфере цифровой обработки сигналов DSP (Digital Signal Processing).

Однако, несмотря на многочисленные заявления производителей, реально на рынке не так уж много готовых изделий, в которых используются эти технологии. Имеются и другие проблемы, требующие внимания. У HyperTransport есть свои собственные особые проблемы: так, компания API Networks, владеющая многими патентами в этой сфере, прекратила существование, оставив вопросы лицензирования и поддержки нерешенными. Старт RapidIO был осложнен преодолением ошибочных концепций и конкурентной борьбой, прежде всего с InfiniBand, подлившей масла в огонь утверждением, что эта технология также может стать заменой PCI.

Будет ли победитель

Принимая во внимание явно сходные элементы интерфейсов и преимущества проектирования оборудования для единого интерфейса, некоторые фирмы совершенно уверены, что победитель в этом соревновании будет один, а другие - AMD, Motorola и Intel - оценивая мощь противоборствующих сил, считают, что все они достаточно сильны, чтобы вывести друг друга из игры. На самом деле вовсе не должна победить какая-то одна технология или архитектура. Хотя есть много рынков, где можно использовать любой из этих интерфейсов с самыми разнообразными приложениями, все же у каждого из них имеется своя ниша, в которой он, вероятнее всего, будет доминировать.

Есть надежда на то, что такое разнообразие приведет к выработке единого гибридного стандарта, который вберет в себя все лучшее из каждого. Однако такой интерфейс именно в силу интегрированности непременно стал бы меньше отвечать требованиям тех рынков, на которые он изначально ориентировался. В любом случае, история показывает, что одного технологического превосходства редко бывает достаточно для выживаемости того или иного новшества. Более важные, определяющие судьбу стандарта факторы связаны с политикой, сопутствующей развитию этой технологии, тем, какие из компаний ее поддерживают и (о чем часто не говорят) насколько глубоки "карманы" поддерживающих.

Заметим: ничто не говорит о том, что интерфейс должен быть стандартизован. Есть информация, что некоторые компании на рынке сетевой обработки под видом своего "фирменного" решения используют интерфейс AGP из мира настольных ПК, правда, лишенный ряда функций. Однако похоже, что безопаснее использовать уже развернутые, прошедшие апробацию интерфейсы. При этом не придется повторно "изобретать" технологии, как это может произойти при разработке собственного интерфейса. Но некоторые рынки, такие, как высокопроизводительная сетевая обработка, - это передовой фронт технологий, и им не у кого заимствовать.

Однако патентованные интерфейсы, которые часто обеспечивают приложениям более эффективное использование полосы пропускания, сложнее поддерживать. Это особенно справедливо в сфере сетевой обработки, с присущим ей изобилием интерфейсов и нехваткой ресурсов для поддержки всего этого разнообразия. Применение стандартного интерфейса может значительно снизить издержки.

Число стандартов в сфере сетевой обработки продолжает расти; к ним относятся сегодня общий коммутирующий интерфейс CSIX (Common Switch Interface); интерфейсы форума Network Processor Forum, HyperTransport, RapidIO и "молчаливый гигант" - SPI-4. Системный интерфейс SPI-4 эффективен для передачи пакетов и прямого соединения (с формированием сигнала четности, алгоритмом обучения и коррекцией ошибок), но не в случае коммутаторов или подсистем.

В прессе не было бурных обсуждений SPI-4, но этот интерфейс спокойно, без лишнего шума придал огромный импульс развитию магистралей передачи данных, критичных ко времени латентности. Считается, что сила SPI-4 в потоковой передаче данных, а HyperTransport - в ориентированной на шину памяти, весьма подходящей для таких транзакций, как запись и чтение. SPI-4 неплохо продуман и получил широкое распространение.

 

RapidIO: последовательно и параллельно

Год назад ассоциация RapidIO Trade Association (http://www.rapidio.org) обнародовала спецификацию последовательных межсоединений уровня микросхем и плат. В комбинации с "параллельной" спецификацией RapidIO, выпущенной в 2001 г., она позволит разработчикам сконцентрировать свои усилия на одной стандартной технологии межсоединений, рассчитанной на сетевые, телекоммуникационные и другие встраиваемые приложения, где важнейшие параметры - это надежность и производительность. Стандарт Serial RapidIO описывает высокопроизводительную схему последовательных межсоединений с низким числом контактов, базирующуюся на коммутируемой связной структуре и ориентированную на такие области применения, как, например, DSP-системы и последовательные объединительные панели. Появление первых продуктов, опирающихся на спецификацию Serial RapidIO, ожидается в начале 2003 г.

Fig.1
Система с последовательным и параллельным RapidIO.

Связующая логика

Как правило, на рынке ПК выбор процессора зачастую становится стартовой точкой проектирования. Исходя из принятого решения, выбираются совместимые устройства; системы, которые позволяют избежать применения мостов или шлюзов между интерфейсами, чтобы результат был менее сложным, менее дорогостоящим и более надежным. Таким образом, если выбран процессор, поддерживающий RapidIO, то и другие устройства будут обязаны поддерживать RapidIO.

Тем не менее процессор не есть универсальная основа для любого приложения. Так, в сетевой обработке зачастую сначала выбирают матричный коммутатор ("фабрику"), поскольку высокая пропускная способность и надежность в сети более важны, чем то, как именно конкретная сетевая карта обрабатывает пакеты данных. Следовательно, разработчикам по-прежнему требуется выбирать типы интерфейсов из таких стандартов, как RapidIO, HyperTransport и SPI-4 - как для данных, так и для управления. Учитывая ограничения на скорость распространения данных, вероятно, уровень данных может стать следующим приоритетом. Согласование интерфейсов, особенно если выбран специализированный, ограничивает возможности выбора процессоров и сетевых сопроцессоров.

До появления стандартных интерфейсов, с одной стороны, было больше возможностей выбора, с другой - скорее всего, пришлось бы использовать связующую логику для соединения устройств. Однако ситуация может сложиться и так, что лучшие в классе устройства, которые хотелось бы использовать, имеют разные интерфейсы, поэтому по-прежнему не обойтись без связующей логики. Заметим, что для этих целей обычно используют программируемые логические матрицы FPGA (Field-Programmable Gate Array).

По мнению экспертов, некая объединенная система должна иметь интерфейс HyperTransport на уровне данных, RapidIO - на уровне управления и PCI Express - на объединительной плате (backplane). Здесь возникает закономерный вопрос - не будет ли такая система слишком сложной? Впрочем, ответ на него зависит от типа приложения. Очень важно, насколько четко сегментирована вся система. Часто уровень данных - это просто шина, которая никогда не затрагивает объединительной панели и контактирует с уровнем управления через процессор, отфильтровывающий данные из протокола. Специализированная обработка данных может быть чистой (непосредственно в информационном канале) или смешанной, как в случае модуля шифрования, подключенного к объединительной плате. Устранение преобразований и мостов помогает избежать излишних затрат на микросхемы, занимаемую площадь, потребляемую мощность.

Возможно, потребуется и соединение с интерфейсом InfiniBand, который еще не настолько необходим для данного приложения, чтобы оправдать применение устройства, поддерживающего именно этот интерфейс. Если требуется разместить FPGA на плате по другим причинам (скажем, для предварительной или заключительной обработки), то увеличение размера FPGA для поддержки интерфейсного моста может привести к дополнительным издержкам.

Преимущество использования FPGA в том, что эта микросхема расширяет выбор, позволяя применять любой интерфейс, который можно встроить в данный компонент. Соответственно для поддержки конкретного интерфейса потребуется лишь достаточное количество вентилей, и не будет нужды в дополнительных расходах на поддержку каждого интерфейса в отдельности.

 

"Секреты" HyperTransport

Уже сегодня HyperTransport позволяет более чем на порядок повысить скорость выполнения транзакций по шине в сравнении с существующими технологиями ввода-вывода. Она допускает масштабирование от относительно низкоскоростных конфигураций с тактовой частотой 200 МГц до 32-разрядных высокопроизводительных систем (частота 800 МГц и больше). Ширина шины HyperTransport составляет 2, 4, 8, 16 или 32 разряда и может использоваться для поддержки специализированных приложений. Унаследованная ею гибкость предусматривает асимметричную ширину шины, что позволяет варьировать скорость обработки исходящих и входящих потоков информации. Например, 16-разрядная шина HyperTransport способна обеспечить пропускную способность 25,6 Гбит/с. Этого достаточно для поддержки двух потоков OC-192 или двух 10-гигабитных соединений Ethernet.

Шина HyperTransport обладает обратной совместимостью с широко распространенным стандартом внешней шины PCI. Это означает, что код ПО для PCI не нужно будет переписывать.

HyperTransport способна поддерживать до 31 устройства. А при наличии коммутатора это число еще выше (соответствующие "туннели" играют роль строительных блоков ввода-вывода).

Технология HyperTransport может приобрести большую популярность еще и потому, что на ее основе планируется выпускать настольные ПК и серверные системы с процессорами AMD.

Fig.2
Архитектура системы на базе HyperTransport.

Сходство и различие

Трудно обсуждать различия между HyperTransport и RapidIO потому, что каждый конкретный аспект важен и сложным образом зависит от среды или приложения. Некоторые эксперты, работающие с одним или обоими стандартами, видят самые разные преимущества и недостатки их спецификаций. В любом случае все согласны в том, что и RapidIO, и HyperTransport - продуманные, исчерпывающие и стабильные спецификации, готовые для разработки систем на их основе.

На физическом уровне (PHY) в интерфейсе RapidIO стандартизован дифференциальный способ передачи сигналов низкого уровня LVDS (Low Voltage Differential Signaling), а HyperTransport основан на LDT (Lightning Data Transfer). LVDS - более старая технология, что подразумевает надежность и распространенность на рынке, но "возраст" может означать, что предпосылки этой технологии уже устарели. Создатели LVDS разработали ее для биполярных транзисторов и только затем перевели на технологию КМОП.

LDT, с другой стороны, была разработана для КМОП-технологии, поэтому некоторые утверждают, что LDT лучше работает с КМОП, чем с LVDS. Другие считают, что обе технологии можно "разогнать" до 2 Гбайт/с. Это то значение, начиная с которого становятся необходимыми механизмы восстановления данных, что существенно повысит сложность обоих стандартов.

Поскольку RapidIO позволяет сдвигать по фазе отдельные каналы данных по отношению друг к другу, механизм обратного сдвига должен быть встроен на физическом уровне (PHY). Таким образом, RapidIO должен периодически вставлять обучающие пакеты в поток данных (издержки на использование служебных сигналов составляют менее 1%).

С другой стороны, в HyperTransport задана величина расфазировки между каналами. По мере роста частоты растет сложность конструирования платы, съемные платы делаются сложнее, что в какой-то момент приводит к ограничению полосы пропускания, достижимой без переопределения физического уровня (что затрудняет процесс миграции). С другой стороны, хотя жесткие спецификации HyperTransport могут быть достаточно проблематичными, использование синфазного тактирования в RapidIO может привести к снижению производительности, поскольку для шумовых событий характерно отсутствие когерентности между опорной частотой и данными.

Напряжение

HyperTransport (LDT) использует более низкое напряжение и потребляет меньше, чем RapidIO (LVDS). Таким образом, в последнем случае может потребоваться дополнительное питание. Низкое напряжение может обеспечить запас прочности для перехода к более компактным технологиям, но ослабление, вносимое платой на больших расстояниях или высоких частотах, также становится более заметным. Впрочем, некоторые сторонники RapidIO утверждают, что эта технология минимизирует потери сигнала благодаря более низкому опорному напряжению. Они полагают, что в спецификации HyperTransport потери сигнала между его формирователем и приемником не превышают 25%, а в RapidIO они составляют более 50%, что позволяет в рамках этой спецификации достигать лучшего компромисса между классическим ослаблением на длинных расстояниях, потерях на разъемах или использованием менее дорогостоящих печатных плат. HyperTransport также характеризуется меньшим дрейфом нулевого потенциала (порядка 50 мВ) в сравнении с допуском в 1 В в спецификациях RapidIO.

Топология

Технология RapidIO была задумана как открытый стандарт, ориентированный на сетевые, встраиваемые и коммуникационные приложения. Топология RapidIO основана на коммутаторах, что означает, что всегда есть еще одно устройство между узлами. Стоит заметить, что RapidIO поддерживает только отдельные архитектуры типа "точка-точка", однако для интерпретации протокола транзакции с целью принятия решений о пересылке в RapidIO коммутаторы не требуются, а это означает, что коммутатору не требуется знать, входящее это сообщение или исходящее. В результате при добавлении транзакций не понадобится заменять существующие коммутаторы; иными словами, технология RapidIO совместима "вперед". В спецификации также предусмотрена поддержка специфических, собственных типов транзакций.

HyperTransport, в свою очередь, имеет древовидную, или цепочную, топологию, в которой каждый узел передает и данные, предназначенные не для него, а для следующего узла. Для такого процесса характерно как ограничение полосы, так и задержка. Обе технологии предназначены для интерфейсов типа кристалл-кристалл (mezanine) и плата-плата (backplane).

Когерентность

RapidIO предназначена также для приложений типа шасси-шасси (extended-backplane). По заявлению создателей HyperTransport, она дополняет собой технологии типа extended backplane, такие, как InfiniBand и 1/10 Gigabit Ethernet. В RapidIO определен протокол когерентности на базе каталогов для глобально разделяемой памяти. Когерентность играет роль в приложениях, в которых задания разделяются между несколькими процессорами, причем всем этим процессорам необходим доступ к одной и той же памяти. Для обеспечения когерентности требуется целостность памяти: процессор не сможет использовать данные, находящиеся в кэш-памяти, и те, которые модифицированы другим процессором, но еще не записаны обратно в память.

Основанный на каталогах механизм RapidIO отслеживает, на каком из устройств находится последняя копия кэш-памяти или основной памяти. Контроллер начинает поиск с каталога. Если какое-то устройство содержит данные, он дает команду другому устройству разблокировать их. Можно создать распределенный каталог - на каждом контроллере памяти, или централизованный.

Если необходимо обеспечить когерентность при работе с HyperTransport, рекомендуется использовать механизм так называемого шпионажа (snoop). В этом случае процессор рассылает запросы другим процессорам, чтобы выяснить, не содержат ли они определенных данных в кэш-памяти, причем большая часть запросов охватывает те процессоры, на которых нет требуемых данных, что, несомненно, замедляет работу. Кстати, разработчики HyperTransport уже объявили, что первые изменения будут касаться устранения недостатков по сравнению с RapidIO.

Конечно, наличие двух замечательных конкурирующих стандартов - вещь хорошая, поскольку каждый из них подстегивает развитие конкурента, однако при их сравнении возникают трудности. Например, исправление ошибок не рассматривается как необходимость в мире персональных компьютеров, но считается обязательным во многих приложениях, особенно в сфере телекоммуникаций и связи. Таким образом, встает вопрос: сравнивать RapidIO с тем, что технология HyperTransport представляет собой сегодня, или с тем, чем она вскоре станет? А как же тогда быть с грядущими улучшениями RapidIO?

Определение и исправление ошибок

RapidIO предотвращает выпадение пакетов или транзакций и восстанавливает небольшие и средние пакеты с помощью механизма поканального определения ошибок и аппаратного восстановления. Считается, что система реального времени не может позволить себе роскошь ждать, пока программа исправит ошибки, и что невозможность определения ошибок для такой системы неприемлема.

RapidIO имеет несколько механизмов определения и устранения ошибок. LVDS, например, для предотвращения утери данных и тактовых сигналов использует кодировку 8b/10b, но при такой защите служебные сигналы составляют 25% (т. е. на данные приходится лишь 1,6 Гбайт/с из 2 Гбайт/с). RapidIO также выполняет проверку пакета и может запустить ее повторно в случае серьезной ошибки, поддерживая различные уровни устойчивости к сбоям и восстановления. Синхронизация между парами каналов осуществляется с помощью идентификатора циклов, который помогает определить утраченные пакеты (он передается в канале, и его можно вставить в любой другой пакет).

Таким образом, одно устройство может точно опознать каждый пакет, полученный непосредственно с посылающего устройства. Если два устройства рассинхронизировались, аппаратная часть пытается синхронизировать их вновь, восстанавливая утраченные пакеты.

HyperTransport может генерировать проверку с помощью циклического избыточного кода CRC (Cyclic Redundancy Check) для каждых 512 единиц данных. Этот механизм эффективен для определения ошибок, но он не обеспечивает достаточной глубины детализации, что не позволяет определить, какие именно данные вызвали ошибку. Если произошла ошибка, система должна отбросить все данные, связанные с данным CRC, - этот процесс усложняется по мере того, как данные распространяются по последовательной цепочке устройств HyperTransport.

Считается спорным утверждение, что HyperTransport сравнима по целостности канала с шиной SRAM DDR, у которой нет возможностей управления ошибками и их устранения (хотя она считается относительно надежной). Однако давление со стороны разработчиков приложений, которые хотят достичь высокого уровня отказоустойчивости, вынудило консорциум HyperTransport пересмотреть схему определения ошибок версии 1.0. Эти изменения включают возможность сужения CRC, чтобы применять его к меньшему числу пакетов, возможность отката системы к последней "хорошей" точке проверки. Кроме того, уже нет необходимости искать ошибки по всей цепи. На каждом этапе данные удерживаются до тех пор, пока не поступят все данные и CRC; иными словами, система не выполняет никаких действий над данными, пока не определит, что в них нет ошибок. Буферизация данных, таким образом, препятствует любым изменениям состояния до тех пор, пока данные не проверены, но вместе с тем повышает время задержки транзакций.

Чтобы уменьшить задержку, каналы могут посылать пакеты до того, как поступает контрольная сумма. Таким образом, время задержки будет ограничено временем буферизации в узле назначения. Управление ошибками накладывается сверху на пакет управления потоком, который управляет механизмом интерфейса.

Передача данных

RapidIO - это переключаемая шина, предназначенная для приложений типа "точка-точка" (point-to-point) и одноранговых сетей (peer-to-peer). Изначально HyperTransport поддерживала только транзакции типа "точка-точка", но после дополнения сетевыми возможностями она будет поддерживать транзакции типа peer-to-peer. Прямые пересылки типа peer-to-peer позволят узлам общаться непосредственно друг с другом, минуя хост.

Приложения, включая те, которые используют несколько процессоров, должны иметь возможность общаться друг с другом. Например, в сетевых приложениях одному механизму классификации может потребоваться передать частичные результаты другому. Таким образом, для каждого механизма классификации требуется только одна шина для связи с другими механизмами и сетевой процессор, а не две отдельных шины. Фирмы-производители памяти вряд ли захотят платить за лицензии на интеллектуальную собственность, чтобы поддерживать HyperTransport или RapidIO, поэтому маловероятно, что эти интерфейсы вскоре заменят существующие интерфейсы памяти.

RapidIO - это интерфейс, использующий исходный адрес; иными словами, инициатор сообщения включает в данные исходный идентификатор и идентификатор назначения. С помощью маршрутных таблиц коммутаторов транзакция находит путь к своему месту назначения, а также может использовать резервные пути или изменять маршрут в целях повышения отказоустойчивости. Кроме того, RapidIO может отслеживать ошибки не только по конкретным адресам. RapidIO также поддерживает класс сообщений для передачи транзитных данных, когда, например, процессор А обрабатывает большое количество данных, а затем передает их процессору В и никогда больше к ним не возвращается. Традиционные схемы прямого доступа к памяти DMA требуют, чтобы процессор А отслеживал пространство памяти процессора В. При пересылке сообщений с большими объемами данных (в которых служебная информация сообщения мала по сравнению с объемом самих данных) процессору А уже не нужно отслеживать объем памяти процессора В, что упрощает схему.

Усовершенствование механизма передачи сообщений позволит спецификации HyperTransport направлять пакеты по любому адресу, а не только осуществлять единичные транзакции чтения и записи по заданным адресам - по 16 каналам типа "точка-точка" на линию. Управление потоком может использовать эти каналы для создания сквозных каналов через узлы или поддержки качественного сервиса. Алгоритмы арбитража поддерживают взвешенный циклический режим, а также ограниченную полосу пропускания для данных с высоким приоритетом.

Ставки сделаны

Немногие из крупных игроков на рынке остались приверженцами какого-либо одного интерфейса. Производители, разрабатывающие устройства, зависящие от других устройств (такие, как сопроцессоры), будут вынуждены поддерживать все основные интерфейсы; отказ от поддержки какого-либо интерфейса может стать причиной провала продукта. По мнению некоторых аналитиков, именно производители процессоров определят, какой интерфейс победит и на каком рынке. Причем они подчеркивают, что большинство производителей процессоров не хотят делать такой выбор. Некоторые отказываются объяснять, почему выбрали тот интерфейс, а не другой, ссылаясь на то, что "об этом просили наши клиенты" (конечно, добавляя при этом, что обеспечат поддержку других интерфейсов, если у клиента будет достаточно денег, чтобы попросить и об этом). Но по существу производителям удобнее поддерживать один интерфейс, а не несколько, и их выбор играет важную роль. Выбрав поддержку конкретного интерфейса, производитель, возможно, тем самым определяет, кого из игроков рынка он может выбрать в партнеры. Таким образом, можно сказать, что набор возможностей интерфейса ограничен выбором производителя процессора.

Следует, однако, помнить, что спецификации постоянно находятся в движении, поскольку вынуждены конкурировать друг с другом. Такая конкуренция побуждает к новациям, когда сильные стороны одного стандарта заставляют подтягиваться и другой. И, поскольку пока еще не многое реализовано в кристалле, есть возможность внесения изменений. Разработчики упоминаемых стандартов предвидели многие из них.

Однако, чтобы отвоевать и удерживать свою долю рынка, каждая группа разработчиков создала график усовершенствований. Конкуренция должна продолжать оказывать положительное воздействие, стимулируя более высокую степень отработки решений. Так будет ли один победитель? На это эксперты отвечают следующим образом. В определенных нишах - да, на рынке в целом - нет. Ведь не секрет, что, в конце концов, каждый стандарт будет лучше в присутствии другого.

Под другим именем

Стандарт PCI Express, ранее известный как 3GIO, добавляет интересный штрих к противостоянию HyperTransport и RapidIO. О его спецификациях до недавнего времени было известно слишком мало, да и реализованы в полной мере они будут, по мнению специалистов отрасли, не так скоро, как хотелось бы. Тем не менее стандарт находится в списке конкурентов рядом с HyperTransport и RapidIO.

Сильной стороной стандарта PCI Express у разработчиков считается то, что он выступает прямым наследником интерфейсов на рынках массовых ПК и серверов. Определенно, PCI Express будет присутствовать далеко не в каждом ПК, поскольку PCI и PCI-X достаточны для всех случаев, в которых они не служат только мостом к PCI Express. Однако миграция от любого варианта PCI к PCI-Express достаточно проста - можно будет расширить полосу пропускания без изменения или настройки ПО, как это приходится делать в случае с RapidIO.

Этот фактор, по заявлениям сторонников PCI Express, даст преимущество перед RapidIO в борьбе за стандарт на объединительную плату. Впрочем, защитники RapidIO не согласны с этим аргументом. Они считают его неуместным, поскольку RapidIO не предназначается для рынка настольных ПК и его разработчики не намерены делать его совместимым с PCI. Сторонники RapidIO полагают, что перенос технологии из мира настольных ПК не относится к числу сильных сторон HyperTransport и PCI Express, как считают их приверженцы. Эта технология, говорят они, едва-едва начала проникать на рынок встроенных систем (embedded systems).

Таким образом, по их мнению, приход стратегии PCI Express на замену PCI не представляет собой реальной угрозы; многие разработчики встроенных систем просто игнорируют маркетинговую шумиху, заявляя, что "не применяют PCI".

Сторонники HyperTransport расхваливают его как совместимую технологию, которая может быть достаточна для коммуникаций между микросхемами, между микросхемами и портами ввода-вывода или, возможно, узлами, которым не требуется дополнительных гнезд расширения.

Впрочем, PCI Express тоже попытается распространить свои притязания на эти интерфейсы. Стоит отметить, что данный стандарт обладает некоторыми преимуществами по сравнению с HyperTransport и RapidIO. Но как долго удастся их сохранить, когда HyperTransport и RapidIO полным ходом ужесточают свои спецификации? Возможно, что к моменту выхода PCI Express как HyperTransport, так и RapidIO будут иметь равные скорости. К тому же вполне вероятно, что они будут иметь и версии с низкой скоростью для тех приложений, которым потребуется эта дополнительная ширина полосы, затрудняя тем самым для PCI Express конкуренцию за эти слоты расширения.

Безусловно, PCI Express найдет применение в мире настольных ПК. Такие компании, как Dell, определенно заявляют, что, ожидая готовности PCI Express, они не станут "адаптировать" HyperTransport или RapidIO для своих систем. (Некоторые считают, что на некоторое время эту нишу займет PCI-X.) Кроме того, PCI Express воспринял многие спецификации низкого уровня стандарта InfiniBand, еще одного интерфейса, привлекательного для мира ПК. В результате разработчики смогут использовать сходные спецификации вместо сильно разнящихся.

Полагают, что до момента готовности 8х PCI Express PCI-X будет достаточно для 4х InfiniBand. Первоначальные спецификации PCI Express во многом напоминают параметры PCI, за исключением того, что PCI Express быстрее. Будущие разработки будут фокусироваться на механических принципах, связанных с модульностью. Вместо того, чтобы заставлять пользователей открывать компьютер и вставлять платы расширения, группа PCI Special Interest Group, которая теперь отвечает за разработку спецификаций, надеется разработать картриджи, вставляемые в горячем режиме с передней панели. Эти новые конструктивные элементы вряд ли войдут в первоначальные спецификации. Исходя из этих соображений, в отрасли полагают, что от появления спецификаций до выхода реальных продуктов пройдет еще немало времени. Смогут ли PCI Express и Hyper-Transport переиграть RapidIO? Время покажет.

 

Вместе от PCI к PCI Express

Архитектура PCI Express определяет высокоскоростную последовательную шину ввода-вывода общего назначения. Она позволяет масштабировать пропускную способность от 2,5 Гбит/с и более и предусматривает поддержку различного количества сигнальных линий (1, 2, 4, 8, 16, 32). Эту технологию можно использовать в настольных ПК, мобильных компьютерах, серверах и коммуникационном оборудовании. На ее основе строят экономичные решения с малым количеством выводов в интерфейсе и максимальной пропускной способностью в расчете на один вывод, снижая стоимость систем и осваивая новые форм-факторы.

В июле 2002 г. члены группы PCI-SIG закончили работу над основными разделами спецификаций PCI Express 1.0 (http://www.pcisig.com/specifications/pci_express). Предполагается, что полупроводниковые компоненты на ее основе появятся во втором полугодии 2003 г., а готовые системы - в 2004 г.

Осенью 2002 г. корпорация Intel объявила новую программу Intel Developer Network для технологии PCI Express. Ее поддержали несколько десятков компаний, которые намерены ускорить разработку продукции на основе PCI Express для вычислительных и коммуникационных платформ следующего поколения на базе архитектуры Intel. Программа формирует Web-сообщество и информационную среду, которые предоставляют разработчикам сведения, инструментарий и техническую поддержку, способствующие развитию технологии PCI Express. Участники программы первыми получают доступ к инструментальным средствам (например, функциональным моделям шины), вспомогательным проектным материалам (спецификациям физического интерфейса и т. д.) и другим важным элементам.

Fig.3
Архитектура системы на базе PCI Express.